當(dāng)設(shè)計(jì)一個(gè)系統(tǒng)級(jí)電路時(shí)， PCB 生產(chǎn)制作的費(fèi)用是永遠(yuǎn)躲不過的，但是我們可以使用小IC封裝 （例如： WLP），來壓縮 PCB面積，從而節(jié)約成本。WLP 封裝比之前的封裝都要小，因?yàn)樗鼈儧]有焊線（ bond wire — 硅片到基板的連接線），而是直接建立在硅片上的，如圖 1、圖 2 所示。這種封裝技術(shù)即節(jié)省了開發(fā)周期又節(jié)省了封裝成本。然而，為了最小化 PCB 成本，在 Layout 時(shí)需要進(jìn)行更多的考慮。本教程就介紹了 WLP 的 Layout 技術(shù)，遵循本文檔技術(shù)要領(lǐng)進(jìn)行 PCB 設(shè)計(jì)，可以降低風(fēng)險(xiǎn)，使系統(tǒng)更加穩(wěn)定。

SMD 和 NSMD 焊盤
     在布局布線之前，我們首先應(yīng)該創(chuàng)建 WLP 的 PCB 封裝， WLP 圖紙?zhí)峁┝舜罅康某叽缧畔ⅲɡ纾悍庋b尺寸、誤差、 PIN 間距等），另外，還有一個(gè)重要的事項(xiàng)，在創(chuàng)建IC 的焊盤（ Pad）時(shí)，我們有 SMD（ Solder Mask Defined ）和 NSMD（ Non-SolderMask Defined ）兩種形式選擇。 SMD 和 NSMD 如圖 3 所示。

SMD：這種焊盤設(shè)計(jì)是綠油覆蓋焊盤的形式，其優(yōu)點(diǎn)是在焊接時(shí)可以防止器件焊盤被抬高（小編注：因?yàn)楹盖蚱秸炔灰恢?，高的?huì)架空矮的，而 SMD 是一個(gè)下凹的結(jié)構(gòu)，這部分可以容納高出的部分，如圖 4）；其缺點(diǎn)是減小了 PCB焊盤和 IC 引腳的接觸面積，減小了相鄰焊盤的間隔空間，限制了走線寬度和過孔的使用。

NSMD：這種設(shè)計(jì)是綠油不覆蓋焊盤，并且跟焊盤有一定距離。其優(yōu)點(diǎn)是增加了 PCB焊盤與 IC 引腳接觸面積，增大了焊盤與焊盤的間距（相對(duì) SMD 來說），允許走更寬的線和更靈活的使用過孔；其缺點(diǎn)在焊接時(shí)器件焊盤容易被抬高（由焊球高度不一致性造成的）。綜合考慮，我們更推薦 NSMD 設(shè)計(jì)方式，這種方式有較好的焊錫連接性，使得焊盤、引腳、焊錫更好的封固在一起。在 WLPs 的 PCB 設(shè)計(jì)中，我們應(yīng)該更理性更合理的去權(quán)衡 SMD 和 NSMD 的利弊，使我們的設(shè)計(jì)更加穩(wěn)定。注意這兩種設(shè)計(jì)方式可以同時(shí)出現(xiàn)在同一個(gè) WLP 封裝中。PIN 間距Maxim 提供 0.4mm 或 0.5mm 間距的 WLP 封裝芯片。 PIN 間距就是芯片上的兩個(gè)引腳的之間的距離，這個(gè)間距是相鄰兩引腳的中心距，大的 PIN 間距更方便的進(jìn)行 PCB 布線。0.5mm PIN 間距（中心距）：比起 0.4mm PIN 間距， 0.5mm 提供了更大的使用空間0.5mm19.7mil即相鄰引腳中心距為 19.7mil ，減去 IC 引腳 8.7mil ，我們有11mil 的布線空間。如果走線到引腳（或者焊盤）間距（邊到邊）設(shè)置為 3.5mil ，那么PCB 布線最寬可以走 4mil 。 4mil 走線 /1oz 銅厚最大可以通過220mA 電流； 4mil 走線/2oz 銅厚，最大可以通過 380mA 電流。 0.5mm PIN 間距 WLP 封裝的 Layout 設(shè)計(jì)，如圖 4 所示，它展示了走線的空間分布和尺寸大小。

0.4mm PIN 間距（中心距）：比起 0.5mm PIN 間距， 0.4mm 在設(shè)計(jì)中略顯棘手。0.4mm 轉(zhuǎn)換成英制為 15.7mil 。它有更小的布線空間，這也意味著在設(shè)計(jì)中有更多的限制，同時(shí)也缺乏更多的靈活性。 0.4mmPIN 間距 IC 的典型引腳尺寸為 7mil ，留給我們只有 15.7 –7 = 8.7mil 的布線空間，當(dāng)走線到引腳（或焊盤）的邊到邊間距設(shè)置在3mil 時(shí)，剩下只有 2.7mil （最大）的布線寬度，如圖 6 所示。 2.7mil 走線 /1oz 銅厚，最大可以通過 160mA 電流。用更厚的銅皮時(shí)存在一個(gè)問題，因?yàn)?2oz 銅厚等于 2.8mil ，大于走線寬度（ 2.7mil ），這在制板工藝上是不允許的，因?yàn)樵谖g刻 /電鍍處理是可能導(dǎo)致走線寬度小于 2.7mil 。表 1 提供了一個(gè)線寬和銅厚的尺寸參照表。

其他方案
在更小的 PIN 間距（例如 0.3mm ） WLP 器件設(shè)計(jì)中，如果使用更細(xì)小的走線（載流能力差）可能不能支持系統(tǒng)的正常工作，那么我們可以使用其他方法解決此問題，例如使用激光鉆孔技術(shù)，當(dāng)然這個(gè)缺點(diǎn)就增加了成本，需要激光鉆孔是因?yàn)闄C(jī)械鉆孔有尺寸限制（機(jī)械鉆孔最小能鉆 10mil 的孔） ，除此之外，相鄰或?qū)?PIN 間距很小而不能扇出走線，因此要引入激光鉆孔技術(shù)。 PCB HDI激光鉆孔可以直接在焊盤上打孔（盤中孔）或在焊盤一旁打孔，然后金屬化孔洞，通過過孔就可以把走線引入內(nèi)層。假如在設(shè)計(jì)中您已經(jīng)引入激光鉆孔技術(shù)（高端音頻應(yīng)用或移動(dòng)電話常用這種技術(shù)）， PCB成本不是主要問題，那么便可使用這種設(shè)計(jì)方案。如果設(shè)計(jì)必須要求低成本 PCB 設(shè)計(jì)方案（例如 LCD 顯示屏），那么這種方案就不太適用了。另一種不常見的設(shè)計(jì)方案是交錯(cuò)焊球陣列（ staggered-bump-array ）的 WLP，示意圖如圖 7（僅示意，此圖不是標(biāo)準(zhǔn)交錯(cuò)焊球陣列封裝），通過交錯(cuò) IC 上的引腳可以獲得更多的布線空間，但并不是所有 WLP 芯片提供交錯(cuò)焊球陣列封裝，對(duì)于交錯(cuò)焊球封裝，在設(shè)計(jì)初始階段，我們需要周密思考 Layout 方案。另外，我們也可以使用缺少幾個(gè)引腳的 WLP 球柵陣列封裝，如圖 8（僅示意，此圖不是標(biāo)準(zhǔn)缺腳 WLP 封裝），這將有更大空間進(jìn)行布線——或者打過孔或者在內(nèi)層走更寬的線。不論哪種設(shè)計(jì)請(qǐng)周密思考設(shè)計(jì)方案。

結(jié)束語
   在本教程中，提供了一些基本的設(shè)計(jì)準(zhǔn)則和設(shè)計(jì)考量，對(duì)設(shè)計(jì) 0.4mm 和 0.5mm PIN間距的 WLP 器件有所幫助。焊盤類型（ SMD 和 NSMD）、焊盤件允許最大布線寬度和焊盤間布線方案的選擇（激光鉆孔、交錯(cuò)陣列 WLP 等）在本文中都有提及，希望對(duì)設(shè)計(jì) WLP 的工程師有所幫助。如有技術(shù)咨詢小編，VX:ipcblcy